Nach meinem Kenntnisstand ist bis zum Ende der Generation 11 der ISE Design Suite nur die 32-bit Version ohne Schwierigkeiten für den produktiven Einsatz nutzbar. Da man auf modernen Rechnern aber zunehmend mehr als 4 GB Speicher verbaut, ist man zwangsläufig auf den Einsatz von 64-bit Betriebssystemen angewiesen. Für die Installation und den Betrieb der Xilinx Werkzeuge wird hierfür die Umgebung des Betriebssystems künstlich auf 32-bit umgestellt.

Der im Xilinx EDK 11.x enthaltene IP Core XPS Timer v1.01.b wird mit einer defekten Beschreibungsdatei (MPD) ausgeliefert. Diese führt dazu, dass der IP Core mit einem Level-tiggerd Interruptausgang gekennzeichnet wird, obwohl er in Wirklichkeit nur als Edge-triggerd Interrupt genutzt werden sollte. Der Fehler wurde erst mit dem korrigierten IP Core XPS Timer v1.01.b im Xilinx EDK 12.1 behoben und kann im Xilinx EDK 11.4 nur durch manuelle Korrektur des alten IP Cores behoben werden.

Xilinx Readme:

DESCRIPTION:
Xilinx Answer #33880
http://www.xilinx.com/support/answers/33880.htm

11 EDK - What is the interrupt sensitivity of the XPS Timer (xps_timer_v1_01_b) Core?

When I use the interrupts on the XPS Timer Core, the interrupts appear to be edge sensitive instead of level sensitive.
What is the sensitivity of the XPS Timer Core?

SOLUTION:
There is an error in one of the XPS Timer data files (xps_timer_v2_1_0.mpd) which declares that the core is level sensitive.
The sensitivity of the XPS Timer Core should be edge sensitive.

You can make the xps_timer_v1_01_b local:
   1. Right-click on the xps_timer core instance in your project.
   2. Select "Make This IP Local".
   3. Browse into your project's pcores directory.
   4. Open the xps_timer_v1_01_b/data/xps_timer_v2_1_0.mpd file in a text editor.
   5. Change line 91:
      From:
       PORT Interrupt = "", DIR = O, SIGIS = INTERRUPT, SENSITIVITY = LEVEL_HIGH, INTERRUPT_PRIORITY = HIGH 
      To:
       PORT Interrupt = "", DIR = O, SIGIS = INTERRUPT, SENSITIVITY = EDGE_RISING, INTERRUPT_PRIORITY = HIGH

You can make the fix globally:
   1. Open the ${XILINX_EDK}/hw/XilinxProcessorIPLib/pcores/xps_timer_v1_01_b/data/xps_timer_v2_1_0.mpd file in a text editor.
   2. Change line 91:
      From:
       PORT Interrupt = "", DIR = O, SIGIS = INTERRUPT, SENSITIVITY = LEVEL_HIGH, INTERRUPT_PRIORITY = HIGH 
      To:
       PORT Interrupt = "", DIR = O, SIGIS = INTERRUPT, SENSITIVITY = EDGE_RISING, INTERRUPT_PRIORITY = HIGH
   3. Open ${XILINX_EDK}/hw/XilinxProcessorIPLib/pcores/__MpdDataBase.txt (this is a cache of all the peripheral cores installed for EDK)
   4. Find xps_timer_v1_01_b section in the file and make the same changes as performed in Step 1.

COMPATIBILITY:
This problem is scheduled to be fixed in 12.1.

Xilinx Answer

Der im Xilinx EDK 11.x enthaltene IP Core MPMC v5.04.a berechnet für die FPGA Familie Virtex-6 eine falsche MMCM VCO Frequenz. Der Fehler wurde erst mit dem neuen IP Core MPMC v6.00.a im Xilinx EDK 12.1 behoben und kann im Xilinx EDK 11.x nur durch Austausch des alten IP Cores behoben werden.

Xilinx Readme:

DESCRIPTION:
Xilinx Answer #34099
http://www.xilinx.com/support/answers/34099.htm

11.4 EDK, MPMC v5.04.a - ERROR:PhysDesignRules:1995 - The computed value for the VCO operating frequency of MMCM_ADV instance

When using a MPMC core in a Virtex-6 device with a software version of later than 11.4, the following error occurs:

ERROR:PhysDesignRules:1995 - The computed value for the VCO operating frequency of mmcm_adv_i is calculated to be 500.000000 MHz.
This falls below the operating range of the MMCM VCO frequency for this device of 600.000000 - 1200.000000 MHz. Please adjust
either the input frequency CLKINx_PERIOD, multiplication factor CLKFBOUT_MULT_F or the division factor DIVCLK_DIVIDE, in order
to achieve a VCO frequency within the rated operating range for this device.

How do I resolve this error?

This patch is available to adjust for changes in the MMCM VCO frequency specification in Virtex-6.

INSTALLATION:
To install the patch, extract to the EDK project's pcore/ directory, restart XPS, Clean Hardware, and then rebuild the system.

COMPATIBILITY:
This issue is fixed starting with MPMC v6.00.a, to be released in EDK 12.1.

Xilinx Answer
Xilinx Hotfix

Die notwendigen Installationspakete werden von der Xilinx Support Seite heruntergeladen. Benötigt werden:

1. ISE Design Suite - 11.1 Full Product Installation, All Platforms (Full DVD) → Xilinx_11.1_ISE_DS_SFD.tar
2. ISE Design Suite - 11.5 Product Update, 32-bit Linux → Xilinx_11.5_ISE_DS_lin.tar

1. ISE Design Suite - 11.1 Full Product Installation, All Platforms (Full DVD) → Xilinx_11.1_ISE_DS_SFD.tar
2. ISE Design Suite - 11.4 Product Update, 32-bit Linux → Xilinx_11.4_ISE_DS_lin.tar

Der hier beschriebene Ablauf installiert die Xilinx ISE 11.4 im Standardverzeichnis /opt/Xilinx/11.4 ohne der im Einzelfall notwendigen Patches. Die Installation erfolgt iterative, da die Version 11.4 nur als Produk-Update von Xilinx bereitgestellt wird. Die Installation wurde unter Ubuntu 10.04 LTS durchgeführt, sollte aber auf jeder anderen Desktop-Distribution mit funktionsfähiger Java-Umgebung nachgestellt werden können.

Ubuntu Linux

user@host: sudo apt-get update
user@host: sudo apt-get upgrade
user@host: sudo apt-get install linux32 ia32-libs ttf-dejavu-core build-essential libusb-dev libc6-dev fxload zip unzip

user@host: sodo apt-get install seamonkey-browser acroread

user@host: sudo linux32

Alle folgenden Kommandos werden in der so voreingestellten 32-bit Laufzeitumgebung ausgeführt. Am Ende wird diese Umgebung mit einem einfachen exit verlassen.

11.1 Full Product Installation

root@host: tar ­xf Xilinx_11.1_ISE_DS_SFD.tar
root@host: Xilinx_11.1_ISE_DS_SFD/xsetup
root@host: rm -rf Xilinx_11.1_ISE_DS_SFD

• Lizenzvereinbarungen akzeptieren
• Installationsverzeichnis wird /opt/Xilinx/11.5 (ggf. korrigieren)
• ISE Design Suite Product → EDK auswählen (voreingestellt)
• Install Cable Drivers nicht auswählen (voreingestellt für Linux)
• Launch XilinxUpdate abwählen (das Update wird ohnehin nachinstalliert)
• Nach Abschluss der Installation die eigenen Lizenzen einspielen

11.5 Product Update

root@host: tar ­xf Xilinx_11.5_ISE_DS_lin.tar
root@host: Xilinx_11.5_ISE_DS_lin/xsetup
root@host: rm -rf Xilinx_11.5_ISE_DS_lin

• Installationsverzeichnis wird /opt/Xilinx/11.5 (sollte bereits angezeigt werden)
• ISE Design Suite 11.5 Software Updates → EDK Update (voreingestellt, alles andere auch belassen)

Benutzung der libusb einschalten

root@host: echo 'export XIL_IMPACT_USE_LIBUSB=1' >>/opt/Xilinx/11.5/settings32.sh
root@host: echo 'set XIL_IMPACT_USE_LIBUSB=1' >>/opt/Xilinx/11.5/settings32.csh

Umgebungsvariable LANG leeren

root@host: echo 'export LANG=""' >>/opt/Xilinx/12.3/ISE_DS/settings32.sh
root@host: echo 'set LANG=""' >>/opt/Xilinx/12.3/ISE_DS/settings32.csh

32-Bit Laufzeitumgebung voreinstellen

root@host: echo 'test -z "$BATCHMODE" && exec linux32' >>/opt/Xilinx/11.5/settings32.sh
root@host: echo 'exec linux32' >>/opt/Xilinx/11.5/settings32.csh

Firmware-Lader für Xilinx Platform Cabel über udev aktivieren
: diesen Teil der Anleitung verschieben, wenn es eine zentrale Seite über die Xilinx Platform Cable gibt.

root@host: sed /opt/Xilinx/11.5/ISE/bin/lin/xusbdfwu.rules \
           -e 's:TEMPNODE:tempnode:g' \
           -e 's/BUS/SUBSYSTEMS/' \
           -e 's/SYSFS/ATTRS/g' >/etc/udev/rules.d/xusbdfwu.rules
root@host: cp /opt/Xilinx/11.5/ISE/bin/lin/xusb*.hex /usr/share/
root@host: /etc/init.d/udev restart

11.1 Full Product Installation

root@host: tar ­xf Xilinx_11.1_ISE_DS_SFD.tar
root@host: Xilinx_11.1_ISE_DS_SFD/xsetup
root@host: rm -rf Xilinx_11.1_ISE_DS_SFD

• Lizenzvereinbarungen akzeptieren
• Installationsverzeichnis wird /opt/Xilinx/11.4 (ggf. korrigieren)
• ISE Design Suite Product → EDK auswählen (voreingestellt)
• Install Cable Drivers nicht auswählen (voreingestellt für Linux)
• Launch XilinxUpdate abwählen (das Update wird ohnehin nachinstalliert)
• Nach Abschluss der Installation die eigenen Lizenzen einspielen

11.4 Product Update

root@host: tar ­xf Xilinx_11.4_ISE_DS_lin.tar
root@host: Xilinx_11.4_ISE_DS_lin/xsetup
root@host: rm -rf Xilinx_11.4_ISE_DS_lin

• Installationsverzeichnis wird /opt/Xilinx/11.4 (sollte bereits angezeigt werden)
• ISE Design Suite 11.4 Software Updates → EDK Update (voreingestellt, alles andere auch belassen)

Benutzung der libusb einschalten

root@host: echo 'export XIL_IMPACT_USE_LIBUSB=1' >>/opt/Xilinx/11.4/settings32.sh
root@host: echo 'set XIL_IMPACT_USE_LIBUSB=1' >>/opt/Xilinx/11.4/settings32.csh

32-Bit Laufzeitumgebung voreinstellen

root@host: echo 'test -z "$BATCHMODE" && exec linux32' >>/opt/Xilinx/11.4/settings32.sh
root@host: echo 'exec linux32' >>/opt/Xilinx/11.4/settings32.csh

Firmware-Lader für Xilinx Platform Cabel über udev aktivieren
: diesen Teil der Anleitung verschieben, wenn es eine zentrale Seite über die Xilinx Platform Cable gibt.

root@host: sed /opt/Xilinx/11.4/ISE/bin/lin/xusbdfwu.rules \
           -e 's:TEMPNODE:tempnode:g' \
           -e 's/BUS/SUBSYSTEMS/' \
           -e 's/SYSFS/ATTRS/g' >/etc/udev/rules.d/xusbdfwu.rules
root@host: cp /opt/Xilinx/11.4/ISE/bin/lin/xusb*.hex /usr/share/
root@host: /etc/init.d/udev restart